英特尔Agilex 7 FPGA R-Tile正式量产，实现CPU行业领先带宽

在技术创新的推动下，从边缘计算到云计算的新连接和处理模型正呈现出快速发展的趋势。这一变化伴随着对灵活硬件解决方案需求的显著增加。随着市场对带宽的需求不断攀升，设备的高速与灵活性变得愈加重要。结合这些需求，英特尔近期推出的Agilex 7 FPGA R-Tile，凭借其高带宽接口和可编程逻辑特性，正好能满足行业发展的要求。目前，基于R-Tile的英特尔Agilex 7 FPGA产品已经进入量产阶段。

近年来，FPGA加速器在市场中的应用逐渐增多。配备R-Tile的FPGA新产品的推出，使得更高性能的加速器应运而生。这种FPGA加速器能够将任务从主机CPU中卸载，从而释放CPU核心并降低整体能耗，有效地节省总拥有成本（TCO）。如果您是一位最终用户、IT专家或云服务提供商，且尚未尝试使用FPGA加速器，现在正是一个极佳的时机。

对于云服务提供商而言，利用FPGA加速器可以支持更多用户，进一步释放出更多CPU核心，以此获得更高的服务收入。同时，原始设备制造商借助FPGA加速器，也能够在成本控制和能耗管理方面实现显著的节省。

英特尔Agilex 7 FPGA产品系列是按照市场需求设计的，基于R-Tile的版本现已投入量产。该系列FPGA采用了异构多芯片架构，中心FPGA芯片与收发器芯粒通过英特尔的嵌入式多芯片互连桥接（EMIB）封装技术连接。每个芯粒或区块均为小型集成电路芯片，包含一组明确定义的硬件功能子集。这种设计促成了成本效益高、封装内部高密度互连的异构芯片的实现。通过实施异构多芯片架构与芯粒设计，英特尔在单一设备中提供了丰富的功能和灵活性，以满足各类应用需求，从而简化了系统设计的复杂性，并提升了可扩展性与性能。

英特尔Agilex 7 FPGA的多种封装组合中均配备了R-Tile芯粒，以便在与高性能CPU连接时提供业界领先的带宽。R-Tile芯粒结合了PCIe 5.0 x16与CXL 1.1/2.0的硬化知识产权（IP）区块和软件IP代码，为网络、云计算、数据中心及科学计算等领域提供了高度灵活的解决方案。以下是R-Tile支持的关键技术特性列表：

图1. 英特尔Agilex 7 FPGA与R-Tile模块的图解

R-Tile特性（每个区块）

此设备的软件协议IP管理CXL事务层功能，并提供图形用户界面（GUI）以便进行以下自定义操作：cxl.io、cxl.cache和cxl.mem接口，以便插入增值加速功能（如定制的压缩/解压缩算法）以及创新的主机管理设备内存（HDM）功能。此FPGA与第四代英特尔至强可扩展处理器已经进行了广泛的验证与互操作性测试，且CXL认证待定，将在Compute Express Link协会的活动中进行验证。预计未来将支持选定的CXL 2.0功能，但需经过验证、互操作性测试以及与未来CPU的合格确认后提供支持。

表1. 英特尔Agilex 7 FPGA R-Tile关键特性

符合量产要求的R-Tile版本标志着英特尔Agilex 7 FPGA I系列设备中四种不同封装下的七种逻辑密度的器件进入量产阶段。如此一来，客户得以在新设计中充分利用英特尔Agilex 7 FPGA所提供的卓越性能与功耗优势。该系列设备基于英特尔10纳米工艺技术，充分发挥了英特尔强大的供应链优势以及先进的制造与测试能力，能够在标准交货期内提供量产解决方案。一旦英特尔Agilex 7 FPGA M系列R-Tile的样品顺利过渡至量产阶段，将推出更多的设备密度和封装选项。

将R-Tile的功能与其他英特尔Agilex 7 FPGA芯粒（如最近发布的F-Tile）结合，可以构建出适用于下一代加速器（如SmartNIC、IPU和计算存储解决方案）的灵活高性能FPGA系统。